Partec AG: ParTec AG übernimmt wichtige Rolle beim DARE SGA1-Projekt für High-Performance Computing und KI EQS-News: ParTec AG / Schlagwort(e): Kooperation Partec AG: ParTec AG übernimmt wichtige Rolle beim DARE SGA1-Projekt für High-Performance Computing und KI 09.04.2025 / 09:37 CET / CEST Für den Inhalt der Mitteilung ist der Emittent / Herausgeber verantwortlich.

Partec AG: ParTec AG übernimmt wichtige Rolle beim DARE SGA1-Projekt für High-Performance Computing und KI

EQS-News: ParTec AG / Schlagwort(e): Kooperation
Partec AG: ParTec AG übernimmt wichtige Rolle beim DARE SGA1-Projekt für
High-Performance Computing und KI

09.04.2025 / 09:37 CET/CEST
Für den Inhalt der Mitteilung ist der Emittent / Herausgeber verantwortlich.

---------------------------------------------------------------------------

Für Europas digitale Autonomie: ParTec AG übernimmt wichtige Rolle beim DARE
SGA1-Projekt für High-Performance Computing und KI

München, 9. April 2025 - Die ParTec AG (ISIN: DE000A3E5A34 / WKN: A3E5A3)
übernimmt eine wichtige Rolle im europäischen Forschungsprojekt "Digital
Autonomy with RISC-V in Europe, Special Grant Agreement 1" (DARE SGA1). Das
Projekt verfolgt das Ziel, die technologische Unabhängigkeit des Kontinents
im Bereich High-Performance Computing (HPC) und Künstliche Intelligenz (KI)
zu stärken. Sie wird von EuroHPC Joint Undertaking gefördert und vom
Barcelona Supercomputing Center (BSC-CNS) koordiniert.

In DARE SGA1 kommen 38 Organisationen und Unternehmen aus ganz Europa
zusammen, um die nächste Generation europäischer Prozessoren und
Rechensysteme zu entwickeln. Hierzu gehört auch der Aufbau eines optimierten
Software-Ökosystems für wissenschaftliche und industrielle Anwendungen.
Innerhalb des Konsortiums übernimmt die ParTec AG eine Schlüsselrolle und
bringt ihre Erfahrung aus der Entwicklungsarbeit der dynamischen Modularen
Systemarchitektur (dMSA) ein.

Integration und Prototypenerstellung

ParTec spielt eine zentrale Rolle im Bereich "Integration und
Prototypenerstellung" des DARE SGA1-Projekts und konzentriert sich auf
folgende Aspekte:

  * Systemdesign des DARE-Prototypen: ParTec beteiligt sich an der
    Entwicklung eines Testmodells, das eine RISC-V-basierte allgemeine
    Server-CPU, einen KI-Inferenz-Beschleuniger und eine auf lange
    Vektorverarbeitung spezialisierte CPU integriert. Dieses innovative
    Design ermöglicht eine hohe Verarbeitungseffizienz und Leistung.

  * Erstellung eines digitalen Zwillings: In Zusammenarbeit mit IMEC
    entwickelt ParTec einen digitalen Zwilling für große Supercomputer, um
    die Leistung und den Energieverbrauch des entwickelten Prototyps in groß
    angelegten HPC-/KI-Umgebungen vorherzusagen. Der Fokus von ParTec liegt
    auf der Modellierung des Kommunikationsverhaltens zwischen Knoten, um
    die Systemintegration zu optimieren.

Diese Maßnahmen machen die praktischen Vorteile von RISC-V-basierten
Prozessoren für HPC- und KI-Anwendungen sichtbar und ermöglichen präzise
Leistungsvorhersagen für groß angelegte Konfigurationen. Darüber hinaus
unterstützt die Arbeit von ParTec zukünftige Projekte im Rahmen von DARE bei
der Entwicklung hochmoderner RISC-V-Prozessoren und -Systeme.

Gemeinsame Anwendungen und Software

Auch im Bereich "Gemeinsame Anwendungen und Software" treibt ParTec
Innovationen bei Effizienz und Leistung voran.

  * Ressourcenmanagement und Energieeffizienz: ParTec leitet die Arbeiten in
    diesem Bereich und passt sein ParaStation MPI Resource Management an die
    DARE-Plattform an, um die Ressourcenzuteilung für eine verbesserte
    Leistung zu optimieren.

  * Optimierung der ParaStation MPI Laufzeitbibliothek: ParTec optimiert die
    Bibliothek für sowohl Vektor- als auch allgemeine CPUs, um eine
    effiziente Ausführung auf dem von DARE SGA1 entwickelten heterogenen
    Prototyp-System sicherzustellen.

Durch diese Weiterentwicklungen ermöglicht ParTec eine nahezu optimale
Ausführung von verteilten Speicheranwendungen auf RISC-V-basierten Systemen
und legt damit die Grundlage für zukünftige Verbesserungen.

Für Bernhard Frohwitter, CEO der ParTec AG, ist die Teilnahme an dem Projekt
ein Beweis für die Expertise und Anerkennung des Unternehmens in der
Branche:

"Wir sind stolz darauf Teil des DARE SGA1-Projekts zu sein. Es ist eine
spannende Gelegenheit, die Vorteile von RISC-V-basierten Prozessoren für
High-Performance-Computing- und KI-Anwendungen aufzuzeigen. Diese Arbeit
wird uns helfen, das Verhalten dieser Prozessoren in großem Maßstab
vorherzusagen und die Grundlage für das Co-Design zukünftiger RISC-V-Systeme
im Rahmen von DARE schaffen. Darüber hinaus macht es unsere Expertise im
Ressourcenmanagement und in der Energieeffizienz möglich, eine nahezu
optimale Ausführung von verteilten Speicheranwendungen auf den heterogenen
RISC-V-basierten Systemen von DARE SGA1 und späteren Projekten zu erhalten."

Über DARE

Digital Autonomy with RISC-V in Europe (DARE SGA1) ist ein europäisches
Supercomputing-Projekt, das durch European High-Performance Computing Joint
Undertaking (JU) unter der Fördernummer 101202459 finanziert wird.

DARE SGA1 verfolgt das Ziel, Prototypen von HPC- und KI-Systemen zu
entwickeln, die auf in der EU entworfenen und entwickelten industriellen
Chiplets basieren. Durch die Nutzung der neuesten Silizium-Technologien
sollen höchste Leistung und Energieeffizienz erreicht werden. Das Projekt
mit 38 Partnern, einer Laufzeit von 3 Jahren, einem Budget von 240 Millionen
Euro und unter der Koordination des Barcelona Supercomputing Center
(BSC-CNS) wird einen umfassenden Supercomputing-Stack entwickeln. Dieser
umfasst in Europa entworfene und entwickelte, leistungsstarke und
energieeffiziente Prozessoren und wird durch eine optimierte
Software-Architektur unterstützt.

Weitere Informationen zum DARE SGA1-Projekt und dessen Fortschritt finden
Sie auf der DARE-Website oder bei dare_dissemination@bsc.es.

Über die ParTec AG

Die ParTec AG ist spezialisiert auf die Entwicklung und Herstellung von
KI-Supercomputern auf der Basis ihrer modularen High-Performance Computing
(HPC) Systeme und Quantencomputer (QC) sowie der dazugehörigen
Systemsoftware. Das Angebot umfasst darüber hinaus Beratungs- und
Supportleistungen in allen Bereichen der Entwicklung, des Baus und des
Betriebs dieser modernen Systeme. Das Konzept der dynamischen Modularen
System Architektur (dMSA) ist das Ergebnis von mehr als fünfzehn Jahren
Forschung und wurde von ParTec als neuartiges Systemdesign für
massiv-parallele High-Computing-Systeme entwickelt. Die dMSA und die ihr
zugrunde liegende ParaStation Modulo Software Suite, die von ParTec
entwickelt wurde und gepflegt wird, haben sich besonders für die komplexen
Anforderungen massiver Rechenleistung in der Künstlichen Intelligenz
bewährt. Weitere Informationen zum Unternehmen und zu den innovativen
Lösungen der ParTec AG im Bereich High-Performance Computing und
Quantencomputing finden Sie unter www.par-tec.com.

Für Presseanfragen wenden Sie sich bitte an:

Dieter Niewierra
Head of Corporate Communications

E-Mail: press@par-tec.com

Telefon: +49 151 160 444 70

Für Investor Relations Presseanfragen wenden Sie sich bitte an:

Anna Lehmann
E-Mail: investor-relations@par-tec.com

Telefon: +49 176 640 220 27

edicto GmbH
Doron Kaufmann

E-Mail: partec@edicto.de

Telefon: +49 69 905 505 51


---------------------------------------------------------------------------

09.04.2025 CET/CEST Veröffentlichung einer Corporate News/Finanznachricht,
übermittelt durch EQS News - ein Service der EQS Group.
Für den Inhalt der Mitteilung ist der Emittent / Herausgeber verantwortlich.

Die EQS Distributionsservices umfassen gesetzliche Meldepflichten, Corporate
News/Finanznachrichten und Pressemitteilungen.
Medienarchiv unter https://eqs-news.com

---------------------------------------------------------------------------

   Sprache:        Deutsch
   Unternehmen:    ParTec AG
                   Possartstr. 20
                   81679 München
                   Deutschland
   E-Mail:         investor-relations@par-tec.com
   Internet:       www.par-tec.com
   ISIN:           DE000A3E5A34
   WKN:            A3E5A3
   Börsen:         Freiverkehr in Berlin, Frankfurt (Scale), München,
                   Tradegate Exchange
   EQS News ID:    2113638



   Ende der Mitteilung    EQS News-Service
---------------------------------------------------------------------------

2113638 09.04.2025 CET/CEST